(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-83962

(P2002-83962A)

(43)公開日 平成14年3月22日(2002.3.22)

(51) Int.Cl. ⁷		識別記号	F I		テ・	-7]~ド(参考)
HO1L	29/78	652	H01L	29/78	652H	
	21/336				658G	
					658A	
					658K	
					658E	
			審査請	水 未請求	請求項の数27 〇	L (全 18 頁)

		1
(21)出願番号	特願2000-304473(P2000-304473)	(71)出願ノ

(31)偏先権主張番号	特圈平11-300134

(71)出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 大西 泰彦

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(72)発明者 藤平 龍彦

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(74)代理人 100097250

弁理士 石戸 久子 (外3名)


最終頁に続く

(54) 【発明の名称】 半導体素子およびその製造方法

(57)【要約】

【課題】 並列pn層が受ける熱処理回数を削減することができて、その特性劣化を防止できると共に、安価に且つ量産性良く製造できる半導体素子を得る。

【解決手段】 通常の2重拡散MOSFETの製造工程に従い、n型半導体基体の表面層に、pベース領域2とp・コンタクト領域3とn・ソース領域4とゲート電極層5とソース電極15を設けて表面MOSFETを形成する。さらに、裏面にCVDで酸化膜を堆積し、その表面にp型仕切領域11となる領域をレジストマスクで形成して酸化膜をエッチングイオンによってエッチングして溝を形成する。そして、選択エビタキシャル成長によって溝部分にp型不純物を埋め込み、p型エビタキシャル層を形成し酸化膜を除去する。n型半導体基体はn型ドリフト領域12となるため、p型仕切領域11とn型ドリフト領域12とから成る並列pn層の半導体基体領域42が形成され、裏面にドレイン電極14を蒸着する。



【特許請求の範囲】

【請求項1】 第一の主面と第二の主面間に第一導電型第一領域と第二導電型第二領域とを交互に形成してなる並列pn層を備える半導体素子の製造方法において、前記第一の主面にデバイス構造を有し、前記並列pn層は、前記第一導電型第一領域と前記第二導電型第二領域のうち、少なくとも一方の領域の一部を、該pn層が形成される基体に対して、前記第二の主面側から形成するととによって形成されることを特徴とする半導体素子の製造方法。

【請求項2】 前記デバイス構造がMIS構造またはpn接合またはショットキー接合のいずれかを含むことを特徴とする請求項1に記載の半導体素子の製造方法。

【請求項3】 前記デバイス構造の少なくとも一部を形成した後に、前記第一導電型第一領域と前記第二導電型第二領域のうち、少なくとも一方の領域の一部を形成することを特徴とする請求項1または請求項2に記載の半導体素子の製造方法。

【請求項4】 前記第一導電型第一領域と前記第二導電型第二領域のうち、少なくとも一方の領域の一部が、選択的なエッチングにより形成された溝に、エピタキシャル成長による埋め込みを行なって形成されることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体素子の製造方法。

【請求項5】 前記エピタキシャル成長が選択エピタキシャル成長、または液相エピタキシャル成長であることを特徴とする請求項4に記載の半導体素子の製造方法。

【請求項6】 前記選択的なエッチングが異方性エッチングであることを特徴とする請求項4または請求項5に記載の半導体素子の製造方法。

【請求項7】 前記第一導電型第一領域と前記第二導電型第二領域のうち、少なくとも一方の領域の一部が、一回以上の選択的なイオン注入による不純物導入と熱処理により形成されることを特徴とする請求項1乃至請求項3のいずれかに記載の半導体素子の製造方法。

【請求項8】 前記並列pn層が、該並列pn層の形成 前あるいは後に、前記第二の主面側からの機械的または 化学的研磨により、前記第一の主面からの厚さが所定の 厚さとなるように形成されることを特徴とする請求項4 乃至請求項7のいずれかに記載の半導体素子の製造方 法。

【請求項9】 前記並列pn層の第二の主面側に、第一 導電型あるいは第二導電型の不純物の導入と熱処理によ り、第一導電型領域あるいは第二導電型領域を形成する ことを特徴とする請求項4乃至請求項8のいずれかに記 載の半導体素子の製造方法。

【請求項10】 前記第一導電型領域あるいは前記第二 導電型領域の不純物濃度が1×10¹⁶ cm⁻¹以上であること を特徴とする請求項9 に記載の半導体素子の製造方法。

【請求項11】 第一の主面と第二の主面間に第一導電 50 部が、pn層が形成される基体に対して、前記第二の主

型第一領域と第二導電型第二領域とを交互に形成してなる並列pn層を備える半導体素子の製造方法において、前記第一の主面を含む半導体部分と前記並列pn層の少

前記第一の主面を含む半導体部分と前記並列pn層の少なくとも一部を含む半導体部分とを接続する工程を含む ことを特徴とする半導体素子の製造方法。

【請求項12】 前記並列pn層の少なくとも一部を含む半導体部分が前記第二の主面を含むことを特徴とする請求項11に記載の半導体素子の製造方法。

【請求項13】 前記並列pn層が、該並列pn層以外 10 の部分と、少なくとも一回以上の貼り合せによって形成 されることを特徴とする請求項11または請求項12に 記載の半導体素子の製造方法。

【請求項14】 前記並列pn層が少なくとも一回以上の貼り合せにより形成されているととを特徴とする請求項11乃至請求項13のいずれかに記載の半導体素子の製造方法。

【請求項15】 前記貼り合わせに際しては、貼り合わせ部を研磨した後、酸化膜除去を行い、所定の温度で熱処理を行うことを特徴とする請求項13または請求項14に記載の半導体素子の製造方法。

【請求項16】 前記並列pn層の第一導電型第一領域 と前記第二導電型第二領域のうち、少なくとも一方の領 域の一部が、選択的なエッチングにより形成された溝 に、エピタキシャル成長による埋め込みを行なって形成 されていることを特徴とする請求項11乃至請求項15 のいずれかに記載の半導体素子の製造方法。

【請求項17】 前記エピタキシャル成長が選択エピタキシャル成長、または液相エピタキシャル成長であることを特徴とする請求項16に記載の半導体素子の製造方30 法。

【請求項18】 前記選択的なエッチングが異方性エッチングであることを特徴とする請求項16または請求項17に記載の半導体素子の製造方法。

【請求項19】 前記並列pn層の第一導電型第一領域 と前記第二導電型第二領域のうち、少なくとも一方の領域の一部は、一回以上の選択的なイオン注入による不純物導入と熱処理により形成されることを特徴とする請求項11乃至請求項15のいずれかに記載の半導体素子の製造方法。

40 【請求項20】 選択的なエッチングにより形成された 満をエピタキシャル法により埋め込む際、前記溝の底面 の面方位を(110)または(100)とし、前記溝の 側面の面方位を(111)とすることを特徴とする請求 項4、5、6、16、17、18のいずれかに記載の半 導体素子の製造方法。

【請求項21】 第一の主面と第二の主面間に第一導電型第一領域と第二導電型第二領域とを交互に形成してなる並列pn層であって、前記第一導電型第一領域と前記第二導電型第二領域のうち、少なくとも一方の領域の一部が、pn層が形成される基体に対して、前記第二の主

2

10

面側から形成されてなるpn層を備える半導体素子にお いて、

前記第一の主面側に第二導電型のウェルと、該ウェルに より前記第一導電型第一領域から離間された第一導電型 のソース領域と、該ソース領域に接するウェルの表面に ゲート絶縁膜を介して設けられたゲート電極とを有し、 前記ウェルが間隔を空けてストライプ状に延びた複数の 部分を含み、且つ前記第二領域が間隔を空けてストライ プ状に延びた複数の部分を含むことを特徴とする半導体 素子。

【請求項22】 第一の主面と第二の主面間に第一導電 型第一領域と第二導電型第二領域とを交互に形成してな る並列pn層を備える半導体素子であって、前記第一の 主面を含む半導体部分と前記並列pn層の少なくとも一 部を含む半導体部分との間にこれら半導体部分を接続す る接続部を有する半導体素子において、

前記第一の主面側に第二導電型のウェルと、該ウェルに より前記第一導電型第一領域から離間された第一導電型 のソース領域と、該ソース領域に接するウェルの表面に ゲート絶縁膜を介して設けられたゲート電極とを有し、 前記ウェルが間隔を空けてストライプ状に延びた複数の 部分を含み、且つ前記第二領域が間隔を空けてストライ プ状に延びた複数の部分を含むことを特徴とする半導体

【請求項23】 前記ウェルの間隔を空けてストライプ 状に延びた複数の部分の間に、前記第一導電型第一領域 より、ネットの不純物濃度の高い部分を含む第一導電型 の表面ドレイン領域を有することを特徴とする請求項2 1または請求項22に記載の半導体素子。

けてストライプ状に延びた複数の部分を含むことを特徴 とする請求項20乃至請求項22のいずれかに記載の半 導体素子。

【請求項25】 前記ゲート電極が間隔を空けてストラ イプ状に延びた複数の部分を含むことを特徴とする請求 項21乃至請求項24のいずれかに記載の半導体素子。

【請求項26】 前記ウェルのストライプの方向と前記 第二領域のストライブの方向が異なることを特徴とする 請求項21ないし請求項25のいずれかに記載の半導体 素子。

【請求項27】 前記ウェルのストライプの方向と前記 第二領域のストライプの方向が概ね垂交することを特徴 とする請求項26に記載の半導体素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、MOSFET(絶 縁ゲート型電界効果トランジスタ)、IGBT(絶縁ゲ ートバイポーラトランジスタ)、バイポーラトランジス タ、ダイオード等に適用可能な、髙耐圧化と大電流容量 化を両立させるための縦型半導体素子の構造、およびそ 50

の構造を備えた半導体装置の製造方法に関する。 [0002]

【従来の技術】一般に半導体素子は、片面に電極部をも つ横型素子と、両面に電極部をもつ縦型素子とに大別で きる。縦型半導体素子は、オン時にドリフト電流が流れ る方向と、オフ時の逆バイアス電圧による空乏層の延び る方向とが同じである。例えば、図51は、通常のプレ ーナ型のnチャネル縦型MOSFETの部分断面図であ

【0003】との縦型MOSFETは、ドレイン電極5 8が導電接触した低抵抗のn・ドレイン層51の上に形 成された高抵抗のn - ドリフト層52と、n - ドリフト 層52の表面層に選択的に形成されたpベース領域53 と、そのpベース領域53内に選択的に形成された髙不 純物濃度のn゚ソース領域54と、n゚ソース領域54 とn‐ドリフト層52とに挟まれたpベース領域53の 表面上にゲート絶縁膜55を介して設けられたゲート電 極層56と、n・ソース領域54とpベース領域53と の表面に共通に接触して設けられたソース電極57とに 20 よって構成されている。

【0004】とのような縦型素子において、高抵抗のn - ドリフト層52の部分は、MOSFETがオン状態の ときは縦方向にドリフト電流を流す領域として働き、オ フ状態のときは、空乏化して耐圧を高める作用をする。 との高抵抗のn ドリフト層52の電流経路を短くする ことは、ドリフト抵抗が低くなるのでMOSFETの実 質的なオン抵抗(ドレインD-ソースS間の抵抗)を下 げる効果に繋がるものの、一方では、pベース領域53 とn- ドリフト層52との間のpn接合から進行するド 【請求項24】 前記第一導電型第一領域が、間隔を空 30 レインD-ベースB間の空乏層が広がる幅が狭くなっ て、シリコンの最大(臨界)電界強度に速く達するた め、耐圧 (ドレインD-ソースS間の電圧) が低下して

> 【0005】また、逆に、耐圧の高い半導体装置では、 n- ドリフト層52が厚くなるため、必然的にオン抵抗 が大きくなり、損失が増大することになる。すなわち、 オン抵抗(電流容量)と耐圧との間には、一方を改善す れば他方に悪影響を及ぼすトレードオフの関係がある。 とのトレードオフの関係は、IGBT、パイポーラトラ 40 ンジスタ、ダイオード等の半導体素子においても同様に 成立することが知られている。また、この問題は、オン 時にドリフト電流が流れる方向と、オフ時の逆バイアス による空乏層の延びる方向とが異なる横型半導体素子に ついても共通である。

【0006】とのような問題に対する解決法として、n - ドリフト層52を、不純物濃度を高めた n 型の領域と p型の領域とを交互に積層した並列pn層で構成し、オ フ状態のときは、空乏化して耐圧を負担するようにした 構造の半導体装置が、例えば、EPOO53854、U SP5216275、USP5438215および本発 明の発明者らによる特開平9-266311号公報など に開示されている。

【0007】図52は、USP5216275に開示された半導体装置の一実施例である縦型MOSFETの部分断面図である。図51との違いは、ドリフト層62が単一層でなく、nドリフト領域62aとpドリフト領域62hとからなる並列pn層とされている点である。63はpベース領域、64はn・ソース領域、65はゲート絶縁膜、66はゲート電極層、67はソース電極、68はドレイン電極である。このドリフト層62は、n・ドレイン層61をサブストレートとしてエピタキシル法により、高抵抗のn型層を成長させ、選択的にn・ドレイン層61に達するトレンチをエッチングしてnドリフト領域62aとした後、更にトレンチ内にエピタキシャル法によりp型層を成長してpドリフト領域62bが形成される。

【0008】すなわち、相互に対向する二つの主面に設けられた電極間に電流が流れる積層構造の縦型半導体素子は、電極が設けられる第一、第二の主面間に、低抵抗層を介してオン状態では電流を流し、オフ状態では空乏化する第一導電型ドリフト領域及び第二導電型仕切領域を交互に配置した並列pn層を備えて構成されている。そこで、本発明の発明者らは、オン状態では電流を流すとともに、オフ状態では空乏化する並列pn層からなるドリフト層を備える半導体素子を以下、超接合半導体素子と称することとする。

[0009]

【発明が解決しようとする課題】超接合半導体素子におけるオン抵抗(Ron·A)と耐圧(Vb)とのトレードオフ関係は、原理的には次の②式で表される。

【数1】

$$Ron \cdot A = \frac{4 \cdot d \cdot Vb}{\mu \cdot \varepsilon_a \cdot \varepsilon_s \cdot Ec^2} \qquad \cdots \textcircled{1}$$

但し、 μ :電子の移動度 ϵ 。: 真空の誘電率 ϵ ,:Si の比誘電率

d:n型ドリフト領域幅 Ec:臨界電界

【0010】すなわち、②式からもわかるように、オン抵抗は耐圧に比例するに過ぎず、耐圧が高くなってもオン抵抗がそれほど増大しない。また、同じ耐圧でも、n型ドリフト領域幅を小さくすることで、オン抵抗を更に低減することができる。このような超接合半導体素子を量産性よく製造する方法として、第一導電型ドリフト領域と第二導電型仕切領域のうち、少なくとも一方を一回以上のエピタキシャル成長とイオン注入による不純物導入と熱処理により形成する製造方法が、本発明者らの先に出願した特開2000-40822号公報に報告されている

【0011】しかし、上述の公報に示される製造方法で に、前記第一導電型第一領域と前記第二導電型第二領域は、並列pn層をエピタキシャル成長とイオン注入およ 50 のうち、少なくとも一方の領域の一部を形成することを

び熱処理の繰り返しにより形成し、しかる後に第一の主面側および第二の主面側にMOSFETなどの電極部を構成するようにしている。このような製造方法では、並列pn層の形成と、主面側のデバイス形成をそれぞれ別個に行うことができず、工程数が多くなり、また工程が複雑となって製造コストが高くなると共に、並列pn層が形成された後に第一主面側の素子部などの形成における熱処理が必須となり、このため並列pn層が受ける熱処理回数が多くなって、その理想的な特性を有する熱処理回数が多くなって、その理想的な特性を有する熱処理回数が多くなって、その理想的な特性を有する熱処理回数が多くなって、その理想的な特性を有する熱処理回数が得られない等の問題がある。さらに、高耐圧化の為に並列pn層の厚さを厚くすれば、その分熱処理回数が増え、上記問題が顕著となる為、上記製造方法での高耐圧化には限界がある。

【0012】本発明は、このような事情に鑑みてなされたものであり、その目的は、並列pn層が受ける熱処理回数を削減することができて、その特性劣化を防止できると共に、安価に且つ量産性良く製造できる超接合半導体素子(半導体素子)を提供することにある。

[0013]

【課題を解決するための手段】上述した課題を解決する ため、本発明は、次のように構成されてなる。

(1)先ず、本発明は、第一の主面と第二の主面間に第一導電型第一領域と第二導電型第二領域とを交互に形成してなる並列pn層を備える半導体素子の製造方法において、前記第1の主面にデバイス構造を有し、前記並列pn層は、前記第一導電型第一領域と前記第二導電型第二領域のうち、少なくとも一方の領域の一部を、該pn層が形成される基体に対して、前記第二の主面側から形成するととによって、形成されることを特徴とするものである。なお、第一導電型第一領域と第二導電型第二領域の平面的な形状はストライブ状に限らず、格子状、網目状であっても良い。

【0014】このような製造方法によれば、並列pn層 の形成と第一の主面側の例えばデバイス形成を別個に行 うことができ、製造工程を簡略化できると共に、並列p n層が受ける熱処理回数を従来に比して削減することが できて、その特性劣化を防止できる。すなわち、第二の 主面(裏)側からの溝形成と埋込層形成が行われるた め、第一主面側にMOSFETなどのデバイスを形成す る場合において、その後に溝形成や埋込を行うことによ り、余分な熱履歴が加わらず、理想に近いpn接合面を 得ることができる。そして、このような製造方法によれ は、耐圧とオン抵抗とのトレードオフ関係を大幅に改善 した半導体素子を安価に且つ量産性良く製造できる。 【0015】(2)また、本発明は、前記デバイス構造 がMIS構造またはpn接合またはショットキー接合の いずれかを含むことを特徴とするものである。(3)さ らに前記デバイス構造の少なくとも一部を形成した後 に、前記第一導電型第一領域と前記第二導電型第二領域 特徴とするものである。とのような構成によって、並列 p n 層の受ける熱処理回数を少なくすることができる。

(4)また、本発明は、前記第一導電型第一領域と前記第二導電型第二領域のうち、少なくとも一方の領域の一部が、選択的なエッチングにより形成された溝に、エピタキシャル成長による埋め込みを行なって形成されることを特徴とするものであり、このような構成によれば、並列pn層が第二の主面側から容易に形成される。

【0016】(5)さらに本発明において、前記エピタキシャル成長が選択エピタキシャル成長、または液相エ 10ピタキシャル成長であることを特徴とするものであり、このような構成によれば、エピタキシャル成長とイオン注入と熱処理を用いた形成方法に比べて深さ方向に連続に、ほぼ均一な不純物濃度を形成することが可能となり、溝への所望の埋込みを行うことができる。

(6)また、本発明は、前記選択的なエッチングが異方性エッチングであることを特徴とするものであり、このような構成によれば、トレンチの形成が容易となる。

【0017】(7)さらに本発明は、前記第一導電型第一領域と前記第二導電型第二領域のうち、少なくとも一20方の領域の一部が、一回以上の選択的なイオン注入による不純物導入と熱処理により形成されることを特徴とするものであり、このような構成によれば、イオン注入により不純物導入を行うため、溝の形成、埋込の必要はなく、製造工程数を大幅に低減することができる。また、第二の主面側からのイオン注入であるため、第一主面側にMOSFETなどの素子が形成されていれば、イオン注入後にイオンを活性化させるための最小限の熱処理を行うだけでよい。なお、不純物濃度は深さ方向に連続な波形の不純物濃度となるが、深さ方向の不純物濃度の偏30りは生じない。

【0018】(8) さらに本発明は、前記並列pn層が、該並列pn層の形成前あるいは後に、前記第二の主面側からの機械的または化学的研磨により、前記第一の主面からの厚さが所定の厚さとなるように形成されることを特徴とするものである。並列pn層の厚さは耐圧クラスに応じて制御する必要があるが、このような構成によれば、第一の主面からの所定の厚さが容易に得られる。なお、耐圧クラスに必要な厚さにしてから並列pn層の形成を行えば、製造効率を高めることができる。【0019】(9) また、本発明において、前記並列pn層の第二の主面側に、第一導電型あるいは第二導電型の不純物の導入と熱処理により、第一導電型領域あるいは第二導電型領域を形成することを特徴とするものであ

【0020】(10)また、本発明において、前記第一 導電型領域あるいは前記第二導電型領域の不純物濃度が 1×10¹ ° cm⁻³以上であることが望ましい。第二導電型領 域の不純物濃度が1×10¹ ° cm⁻³以上であれば、第二の主 50

り、このような構成によれば、第二主面側に必要な電極

等を容易に形成することができる。

面側の電極と十分なオーミック接触を得ることができ る。

【0021】(11)また、本発明は、第一の主面と第二の主面間に第一導電型第一領域と第二導電型第二領域とを交互に形成してなる並列pn層を備える半導体素子の製造方法において、前記第一の主面を含む半導体部分と前記並列pn層の少なくとも一部を含む半導体部分とを接続する工程を含むことを特徴とするものである。このような構成によれば、第一の主面を含む半導体部分とを別配独立に形成することができ、並列pn層が不必要な熱処理を受ける回数を削減することができ、理想的な並列pn層を得ることができる。

【0022】(12)また、本発明は、前記並列pn層の少なくとも一部を含む半導体部分が前記第二の主面を含むことを特徴とするものであり、(13)また、前記並列pn層が、該並列pn層以外の部分と、少なくとも一回以上の貼り合せによって形成されることを特徴とするものであり、(14)さらに、前記並列pn層が少なくとも一回以上の貼り合せにより形成されていることを特徴とするものである。

(15) とこで、前記貼り合わせに際しては、貼り合わせ部を研磨した後、酸化膜除去を行い、所定の温度で熱処理を行うようにしている。以上のような貼り合わせを用いて半導体素子を製造するようにすれば、並列pn層を任意の厚さに容易に制御することができるので、所望の高耐圧化が容易にできる。

【0023】(16) さらに、本発明は、これらの場合において、前記並列pn層の第一導電型第一領域と前記第二導電型第二領域のうち、少なくとも一方の領域の一部が、選択的なエッチングにより形成された溝に、エピタキシャル成長による埋め込みを行なって形成されていることが望ましく、(17) このエピタキシャル成長については、選択エピタキシャル成長、または液相エピタキシャル成長であること、(18) また、前記選択的なエッチングが異方性エッチングであることが望ましい。(19) さらに、本発明において前記並列pn層の第一導電型第一領域と前記第二導電型第二領域のうち、少なくとも一方の領域の一部は、一回以上の選択的なイオン

導電型第一領域と前記第二導電型第二領域のうち、少なくとも一方の領域の一部は、一回以上の選択的なイオン 40 注入による不純物導入と熱処理により形成されることが 望ましい。

【0024】(20) さらにまた、本発明において、選択的なエッチングにより形成された溝をエピタキシャル法により埋め込む際、前記溝の底面の面方位を(110)または(100)とし、前記溝の側面の面方位を(111)とすることが望ましい。このような構成によれば、溝の底面の成長速度を側面の成長速度に比べて大きくすることができ、溝のアスペクト比が大きな場合にも、溝のボイドレスな埋め込みが可能になる。

【0025】(21)また、本発明は、第一の主面と第

二の主面間に第一導電型第一領域と第二導電型第二領域 とを交互に形成してなる並列pn層であって、前記第一 導電型第一領域と前記第二導電型第二領域のうち、少な くとも一方の領域の一部が、pn層が形成される基体に 対して、前記第二の主面側から形成されてなるpn層を 備える半導体素子において、前記第一の主面側に第二導 電型のウェルと、該ウェルにより前記第一導電型第一領 域から離間された第一導電型のソース領域と、該ソース 領域に接するウェルの表面にゲート絶縁膜を介して設け られたゲート電極とを有し、前記ウェルが間隔を空けて 10 ストライプ状に延びた複数の部分を含み、且つ前記第二 領域が間隔を空けてストライブ状に延びた複数の部分を

【0026】(22) さらに、本発明は、第一の主面と 第二の主面間に第一導電型第一領域と第二導電型第二領 域とを交互に形成してなる並列pn層を備える半導体素 子であって、前記第一の主面を含む半導体部分と前記並 列 p n 層の少なくとも一部を含む半導体部分との間にこ れら半導体部分を接続する接続部を有する半導体素子に おいて、前記第一の主面側に第二導電型のウェルと、該 20 ウェルにより前記第一導電型第一領域から離間された第 一導電型のソース領域と、該ソース領域に接するウェル の表面にゲート絶縁膜を介して設けられたゲート電極と を有し、前記ウェルが間隔を空けてストライプ状に延び た複数の部分を含み、且つ前記第二領域が間隔を空けて ストライプ状に延びた複数の部分を含むことを特徴とす るものである。

含むことを特徴とするものである。

【0027】とれらの場合において、(23)本発明 は、さらに、前記ウェルの間隔を空けてストライプ状に 延びた複数の部分の間に、前記第一導電型第一領域よ り、ネットの不純物濃度の高い部分を含む第一導電型の 表面ドレイン領域を有することが望ましく、(24)ま た、前記第一導電型第一領域が、間隔を空けてストライ プ状に延びた複数の部分を含むことが望ましく、(2 5) さらに前記ゲート電極が間隔を空けてストライプ状 に延びた複数の部分を含むことが望ましく、(26)ま た、前記ウェルのストライプの方向と前記第二領域のス トライプの方向が異なるようにしても良い。(27)さ らに、前記ウェルのストライブの方向と前記第二領域の ストライプの方向が概ね垂交するようにしても良い。 【0028】このような構成によれば、ネットの不純物

濃度が高ければ、表面でのJFET効果は低減されるた め、低オン抵抗化が可能となる。また、ウェルと第二領 域のストライプがおよそ垂交していれば、表面デバイス と並列pn層との高精度な位置合わせが必要なくなり、 容易に高性能な超接合半導体素子を製造することができ る。

[0029]

【発明の実施の形態】以下、図面を参照して、本発明に

説明する。尚、以下の説明では、nまたはpを付した層 や領域は、それぞれ、電子または正孔を多数キャリアと する層や領域を意味している。また、上付きサフィック スの+は比較的高不純物濃度の領域を意味し、-は比較 的低不純物濃度の領域を意味している。また、以下の実 施の形態では、第一および第二の主面に取り付けられる 電極、及びこれらの電極に取り付けられる低抵抗層であ

10

るアノード層及びカソード層のいずれか一方はその図示 を省略して説明する場合がある。さらに、各図面におい て同一である部分、または実質的に同一と見なす部分の 符号は同一符号を付すことにする。

【0030】先ず、本発明の実施の形態に係る縦型超接 合MOSFETの構造について説明する。図1は、本発 明の実施の形態に係る縦型超接合MOSFETの部分断 面を示す斜視図である。図1において、13は低抵抗の n・ドレイン層であり、さらに、12はn型ドリフト領 域、11はp型仕切領域であり、この両者で半導体基体 領域42を構成している。

【0031】また、表面層には、n型ドリフト領域12 に接続してnチャネル層40が形成され、p型仕切領域 11 に接続してpベース領域2が形成されている。pベ ース領域2の内部に n ・ソース領域4 と髙濃度の p ・コ ンタクト領域3とが形成されている。n*ソース領域4 とnチャネル層40とに挟まれた pベース領域2の表面 上には、ゲート絶縁膜41を介してゲート電極層5が設 けられ、また、n゚ソース領域4と高濃度のp゚コンタ クト領域3の表面に共通に接触してソース電極15が設 けられている。さらに、n・ドレイン層13の裏面には ドレイン電極14が設けられている。ソース電極15 30 は、図に示すように層間絶縁膜6を介してゲート電極層 5の上に延長されることが多い。 p型仕切領域11とn 型ドリフト領域12からなる半導体基体領域42のう ち、ドリフト電流が流れるのはn型ドリフト領域12で あるが、以下の説明では、p型仕切領域11を含めた半 導体基体領域42をドリフト層と呼ぶことにする。

【0032】次に、図1に示す縦型超接合MOSFET の動作について説明する。ゲート電極層5に所定の正の 電圧が印加されると、ゲート電極層5直下のpベース領 域2の表面層に反転層が誘起され、n *ソース領域4か 40 ら反転層を通じてnチャネル層40の領域に注入された 電子が、n型ドリフト領域12を通じてn゚ ドレイン層 13に達し、ドレイン電極14とソース電極15との間 が導通する。

【0033】そして、ゲート電極層5への正の電圧が取 り去られると、pベース領域2の表面層に誘起された反 転層が消滅し、ドレインD-ソースS間が遮断される。 更に、逆バイアス電圧を大きくすると、各p型仕切領域 11はpベース領域2を介してソース電極15で連結さ れているので、pベース領域2とnチャネル層40との おける超接合半導体素子の実施の形態の幾つかを詳細に 50 間のpn接合、及びp型仕切領域11とn型ドリフト領 域12とのpn接合から、それぞれ空乏層がn型ドリフト領域12及びp型仕切領域11内に広がり、これらが空乏化される。

[0034] p型仕切領域11とn型ドリフト領域12 とのpn接合からの空乏端は、n型ドリフト領域12の幅方向に広がり、しかも、両側のp型仕切領域11から空乏層が広がるので、空乏化は非常に早まる。従って、n型ドリフト領域12の不純物濃度を高めることができる。また、p型仕切領域11も同時に空乏化される。p型仕切領域11も両側面から空乏端が広がるので空乏化が非常に早まる。また、p型仕切領域11とn型ドリフト領域12とを交互に形成することにより、隣接するn型ドリフト領域12の双方へ空乏端が進入するようになっているので、空乏層形成のためのp型仕切領域11の総占有幅を半減することができ、その分、n型ドリフト領域12の断面積の拡大を図ることができる。

[0035]例えば、300VクラスのMOSFETとして、各部の寸法および不純物濃度等は次のような値をとる。 n^+ ドレイン層 13の比抵抗は 0.01Ω ・cm、厚さ 350μ m、p型仕切領域11とn型ドリフト領域12からなる半導体基体領域42(すなわち、ドリフト層)の厚さ 25μ m、n型ドリフト領域12およびp型仕切領域11の幅 5μ m(すなわち、同じ型の埋め込み領域の中心間間隔 10μ m)、平均不純物濃度 7×10^{15} cm $^{-3}$ 、pベース領域20拡散深さ 3μ m、表面不純物濃度 3×10^{17} cm $^{-3}$ 、 n^+ ソース領域40拡散深さ 0.3μ m、表面不純物濃度 1×10^{20} cm $^{-3}$ である。

[0036]図51のような従来の単層の高抵抗ドリフト層を持つ縦型MOSFETでは、300Vクラスの耐 30 圧とするためには、n⁻ドリフト層52の不純物濃度としては2×10¹⁴cm⁻³、厚さ40μm程度が必要であった。しかし、本実施の形態の超接合MOSFETでは、n型ドリフト領域12の不純物濃度を高くしたことと、そのことにより、ドリフト層である半導体基体領域42(すなわち、p型仕切領域11とn型ドリフト領域12)の厚さを薄くすることができたため、オン抵抗としては、従来に比べて約5分の1に低減できた。

【0037】更に、n型ドリフト領域12の幅を狭くし、不純物濃度を高くすれば、より一層のオン抵抗の低 40減化、及びオン抵抗と耐圧とのトレードオフ関係の改善を図ることが可能である。本実施の形態の超接合MOSFETと、例えば図52に示した従来の超接合MOSFETとの違いは、特に、ドリフト層である半導体基体領域42(すなわち、p型仕切領域11とn型ドリフト領域12)の形成方法、及び、その結果としてのドリフト層の構造にある。すなわち、ドリフト層であるn型ドリフト領域12とp型仕切領域11とが不純物の拡散により形成されているため、このドリフト層内に拡散にともなう不純物濃度分布を有する点である。 50

12

【0038】以下、本発明における超接合MOSFETの製造方法、並びに超接合MOSFETの構造における 具体的な実施の形態について説明する。

[第1の実施の形態] 先ず、本発明における超接合MOSFETの第1の実施の形態の製造方法について説明する。図2~図7は、本発明の第1の実施の形態における 縦型超接合MOSFETの素子断面で示した製造方法の工程図であり、図番の順に工程の流れを示している。

【0039】先ず、図2の工程において、通常の2重拡 散MOSFETの製造工程に従い、n型半導体基体1の 表面層に選択的なpベース領域2と、そのpベース領域 2内に選択的な商不純物濃度のp*コンタクト領域3と 選択的なn*ソース領域4と、pベース領域2のうちn* ソース領域4とn型半導体基体1とに挟まれた表面上に ゲート酸化膜を介しポリシリコン(Poly-Si)等のゲー ト電極層5とを形成し、その表面に層間絶縁膜6を堆積 させる。これに続き、裏面から機械的な研磨により所定 の厚さに仕上げる。

【0040】次に、図3の工程において、裏面にCVDで酸化膜7を堆積し、その表面にp型仕切り領域となる領域をフォトリソグラフィーによりレジストマスク8で形成し、酸化膜7をエッチングイオン9によってエッチングする。そして、図4の工程において、レジストマスク8を除去後、酸化膜7をマスクにして表面のpベース領域2までR1E(反応性イオンエッチング)に代表されるSiの異方性エッチングで溝を形成する。

【0041】次に、図5の工程において、酸化膜7上に はSi単結晶が成長しない特性を利用した選択エピタキシ ャル成長(低温、減圧、HCI原料ガス(p型の場合は ジボラン、n型の場合はホスフィンとの混合ガス))、 あるいは液相エピタキシャル成長(Sn融液(シリコンに 触媒としてのSnとp型不純物としてのボロンを加えたも の))による溝へのp型不純物の埋め込みを行ない、p 型エピタキシャル層10を形成する。その後、酸化膜7 を除去する。さらに、図6の工程において、裏面の凹凸 をなくすために、機械的あるいは化学的研磨を行なって 裏面を平坦化した後、図7の工程において、裏面全域に n型不純物を導入し、熱処理で活性化させn*ドレイン 層13を形成する。以後、通常のMOSFETの製造に 戻り、コンタクトホールの形成、ソース電極 1 5 の形 成、パシベーション膜の堆積、ドレイン電極14の蒸着 を行なう。

【0042】ここで、n型半導体基体1はn型ドリフト領域12となるため、n型ドリフト領域12の幅及びp型仕切り領域11の幅で凡そ決まる不純物濃度にしておくことが望ましい。例えば、n型ドリフト領域12の幅及びp型仕切り領域11の幅が8μmである場合、その不純物濃度は2×10¹⁵cm⁻³程度となる。また、耐圧は並列pn層の厚さに比例するため、耐圧クラスによって厚さを決めなければならない。例えば、600Vクラスな

ら50μm 程度あればよい。

【0043】尚、前述における溝の液相エピタキシャル 法による埋め込みの工程では、Siに対するSn融液の ように、濡れ性が良く、且つ表面張力から見ても毛細管 現象が生じやすい融液を使用することで、容易に溝を埋 め込むととが可能になる。更に、溝の底面の成長速度 が、側面の成長速度に比べ大きくなるように、溝の底面 の面方位を(110)または(100)、溝の側面の面 方位を(111)にすることで、溝のアスペクト比が大 きな場合でも、溝のボイドレスな埋め込みが可能にな る。尚、以下に述べる各実施の形態における溝も埋め込 み工程においても同様である。

【0044】図8は、図7における各断面の不純物濃度 分布を示し、(a)はA-A'断面、(b)はB-B' 断面、(c)はC-C'断面での不純物濃度プロファイ ルを示している。すなわち、図8は、横軸に各断面部分 の距離をとり、縦軸に不純物濃度(cm-3)をとってい

【0045】また、表面のMOSFET形成時に加わる 熱履歴が無く、裏面から並列pn層を低温でエピタキシ 20 ャル成長で形成するため、図8(b)に示すようなn型 ドリフト領域1.2の不純物濃度特性や、図8 (c) に示 すようなp型仕切領域11の不純物濃度特性は、深さ方 向において均一の状態となり、pn接合面は図8(a) に示すような理想的な接合となっている。さらに、補償 効果による不純物濃度のばらつきがほとんど無く、各領 域の不純物濃度の制御が容易であるため微細加工に適し ている。尚、第1の実施の形態ではp型仕切領域11を 埋め込みで形成しているが、n型ドリフト領域12を埋 め込みで形成してもよい。

【0046】[第2の実施の形態]次に、本発明におけ る超接合MOSFETの第2の実施の形態の製造方法に ついて説明する。図9~図13は、本発明の第2の実施 の形態における縦型超接合MOSFETの素子断面で示 した製造方法の工程図である。すなわち、図9~図13 に示す第2の実施の形態は、ボロンの高エネルギーイオ ン注入と熱処理によって p型仕切領域 1 1 を形成してい る点で、図2~図7に示した第1の実施の形態の製造方 法と異なっている。したがって、図10、図11に示す 工程が実施の形態1の工程と異なり、他は実施の形態1 と全く同じであるので、ことでは異なる工程のみを説明 し、実施の形態1と同じ工程については説明を省略す

【0047】すなわち、第1の実施の形態の製造工程に おける、図3、図4の裏面からの溝形成の工程及び図5 のp型不純物の埋め込み工程の代わりに、第2の実施の 形態では、図10の工程において高エネルギーのボロン イオン16を注入し、図11の工程において熱処理によ ってp型エピタキシャル層10を形成している。とのた め、第1の実施の形態に比べて、製造工数を大幅に低減 50 ク8の除去後、再度レジストマスク8を形成して高エネ

することができる。また、熱処理はボロンイオン16を 活性化させるのに必要な1000℃程度の温度で行えばよ く、熱拡散による補償量は小さく抑えられる。

【0048】図14は、図13における各断面の不純物 濃度分布を示し、(a)はA-A'断面、(b)はB-B'断面、(c)はC-C'断面での不純物濃度プロフ ァイルを示している。すなわち、図14(b)に示すよ うに、n型ドリフト領域12はn型半導体基体1である ため、深さ方向に均一の不純物濃度プロファイルを示し 10 ている。しかし、p型仕切り領域11の不純物濃度プロ ファイルは、ボロンイオン16の注入と熱処理によって 形成されるため、図14(c)に示すようにプロファイ ルは波形となっている。但し、複数領域に亘って所定位 置へボロンイオン16を注入した後、熱処理を行ってい るため、深さ方向での不純物濃度の偏りは生じていな

【0049】さらに、ボロンイオン16を注入するとき の加速電圧(エネルギー)を連続的に変化させれば、凡そ 均一な不純物濃度プロファイルが得られる。尚、前記熱 処理は、イオン注入されたイオンを活性化させるだけの 熱処理で充分である。とのため、n側へのボロンの熱拡 散は小さく抑えることができ、pn接合面は熱拡散が小 さいことから、この実施の形態の場合でも理想的な接合 面に近い状態を得ることができる。また、p型仕切領域 11の不純物濃度の制御はボロンイオン16の注入で制 御を行っているため制御性に優れており、微細化する場 合にも、ボロンイオン16の注入される領域の窓(マス ク窓)を変えるだけでよい。尚、第2の実施の形態で は、p型仕切り領域11をボロンイオン注入で形成して いるが、n型ドリフト領域12をリンイオンあるいは砒 30 素イオン注入で形成しても構わない。

【0050】[第3の実施の形態]次に、本発明におけ る超接合MOSFETの第3の実施の形態の製造方法に ついて説明する。図15~図20は、本発明の第3の実 施の形態における縦型超接合MOSFETの素子断面で 示した製造方法の工程図である。すなわち、第3の実施 の形態は、n型の高比抵抗基体の表面層にMOSFET を形成した後、裏面からボロンとリンの高エネルギーイ オンを注入して熱処理を行い、p型仕切領域11及びn 型ドリフト領域12を形成している点が、第2の実施の 形態の製造方法と異なっている。したがって、第3の実 施の形態は、第2の実施の形態において、図17のリン イオン17の注入工程が追加されたものである。

【0051】図15に示す工程においては、図9に示す ような n型半導体基体 1 ではなく、 n-半導体基体 2 1 の表面層にMOSFETを形成する。そして、裏面よ り、図16に示す工程においてレジストマスク8をマス クとして高エネルギーのボロンイオン16を注入し、さ らに、図17に示す工程において図16のレジストマス

30

ルギーのリンイオン17を注入し、図18の工程におい て熱処理によってp型エピタキシャル層10を形成して いる。このようにして、図20に示すように、p型仕切 領域11及びn型ドリフト領域12を、ボロンとリンの 高エネルギーイオン注入と活性化に必要な1000℃程度の 熱処理によって形成しているため、不純物濃度の制御を 容易に行うことができる。

【0052】図21は、図20における各断面の不純物 濃度分布を示し、(a)はA-A'断面、(b)はB-B'断面、(c)はC-C'断面での不純物濃度プロフ 10 ァイルを示している。すなわち、図21(b)のn型ド リフト領域12の不純物濃度プロファイル及び図21 (c)のp型仕切り領域11の不純物濃度プロファイル は、ボロンイオン及びリンイオン注入と熱処理によって 形成されるために波形となるが、何れの場合も、深さ方 向での不純物濃度の偏りは生じていない。尚、pn接合 面は熱拡散が小さいことから、この実施の形態の場合で も理想的な接合面に近い。

【0053】図22、図23は、第1~第3の実施の形 態の製造方法によって製造された縦型超接合MOSFE 20 Tの断面斜視図であり、図22は並列pn層が平行構 造、図23は並列pn層が直角構造の超接合MOSFE Tを示す。すなわち、前述の第1の実施の形態~第3の 実施の形態によって製造された縦型超接合MOSFET は、表面に形成されたMOSFETと、p型仕切り領域 11及びn型ドリフト領域12からなる並列pn層との 平面的な位置関係は、図22に示すように平行構造に形 成することもできるし、図23のように直角構造に形成 することもできる。図23のように、表面MOSFET に対して並列 p n 層を直角構造に形成することにより、 表面MOSFETとの位置合わせの必要がなくなり、並 列pn層の微細化が一層容易となる。尚、これらの図の 縦型超接合MOSFETの詳細な構造については図1で 説明済みである。

[0054] [第4の実施の形態]次に、本発明におけ る超接合MOSFETの第4の実施の形態の製造方法に ついて説明する。図24~図26は、縦型超接合MOS FETの製造方法で表面MOSFETを形成する手順を 示す工程図である。また、図27~図32は、図24~ 図26で形成された表面MOSFETを用いて超接合M OSFETを製造する製造方法を示す工程図である。し たがって、第4の実施の形態は、図24~図26の工程 で形成された表面MOSFET部と、図27~図32の 工程で形成された並列pn層部とを個別に製造し、貼り 合せ法によって超接合MOSFETを製造する方法であ

【0055】すなわち、図24~図26は、通常の2重 拡散によるMOSFETの製造工程を示している。先 ず、前述の図2に示した第1の実施の形態の場合と同様 に、図24の工程においてn型半導体基体1を用意して 50 度プロファイルは急峻である。

16

コンタクトホール形成し、図25の工程において表面M OSFETを形成した後にソース電極15を形成する。 その後は、第1の実施の形態の工程とは異なり、図26 の工程において、裏面から機械的研磨を行い、所定の厚 さの表面MOSFET部を形成する。尚、研磨されて残 されるn型半導体基体1(すなわち、Si部)の厚さは、 pベース領域2の接合深さ(xj)以下が望ましい。

【0056】次に、図27の工程において、n+低抵抗 半導体基体31上にnエピタキシャル成長層32が形成 された半導体基体を用意し、図28の工程において、n *低抵抗半導体基体31上のn型半導体(n エピタキシ ャル成長層32)の表面からCVDで酸化膜7を堆積 し、その表面に p 型仕切り領域となる領域をフォトリソ グラフィーによりレジストマスク8で形成し、酸化膜7 をエッチングイオン9によってエッチングする。そし て、図29の工程において、レジストマスク8を除去し た後、酸化膜7をマスクにして異方性エッチングで溝を 形成する。さらに、図30の工程において、酸化膜7上 にはSi単結晶が成長しない特性を利用した選択エピタキ シャル成長によってp型不純物の埋め込みを行ない、p 型エピタキシャル層10を成長させてp型仕切領域を形 成し、酸化膜7を除去した後、表面を機械的に研磨して 並列pn層を所定の厚さに形成する。

【0057】次に、図31の工程において、図24~図 26の工程で形成された表面MOSFETと図27~図 30の工程で形成された並列pn層とを、所定の貼り合 せ面18によって貼り合せてから熱処理を行ない、図3 2に示すような超接合MOSFETを形成する。また、 前述の工程において、貼り合せを行なう前に、貼り合せ 面の自然酸化膜をHF水溶液で除去しておく。さらに、 貼り合せ時の熱処理温度は、ソース電極15であるA1 -Siの共融温度以下の400℃程度であり、且つ加圧下 のもとで熱処理を行なう。尚、溝の形成及び選択エピタ キシャルの方法、並びに図32の超接合MOSFETの 構造に関しては、前述の第1の実施の形態と同じである ので、詳細な説明は省略する。

【0058】図33は、図32における各断面の不純物 濃度分布を示し、(a)はA-A'断面、(b)はB-B'断面、(c)はC-C'断面での不純物濃度プロフ ァイルを示している。第4の実施の形態では、表面のM OSFET部と並列pn層部とを個別に形成しているの で、図33(b)に示すように、n型ドリフト領域12 の不純物濃度が深さ方向に均一となっており、また、図 33 (c) に示すように、p型仕切領域11の不純物濃 度も深さ方向に均一となっており、pn接合面は理想的 な接合である。さらに、補償効果による不純物濃度のば らつきが殆ど無く、各領域における不純物濃度の制御は 容易である。また、MOSFET部と並列pn層部が貼 り合せで形成されているので、貼り合せ部での不純物濃

【0059】[第5の実施の形態]次に、本発明におけ る超接合MOSFETの第5の実施の形態の製造方法に ついて説明する。図34~38は、本発明の第5の実施 の形態における縦型超接合MOSFETの製造方法の工 程図である。第5の実施の形態が、第4の実施の形態の 工程と異なるところは、並列pn層部形成におけるp型 仕切り領域11をボロンの髙エネルギーイオン注入と熱 処理で形成している点であり、その他は第4の実施の形 態と全く同じである。すなわち、図35の工程におい て、ボロンイオン16を注入して並列pn層を形成して 10 いるところのみが第4の実施の形態と異なっている。ま た、貼り合せされる表面MOSFETを形成する工程は 前述の図24~図26の工程と同じである。したがっ て、図38に示すように形成された超接合MOSFET は、図32の超接合MOSFETの構成と全く同じであ

【0060】また、図39は、図38における各断面の 不純物濃度分布を示し、(a)はA-A'断面、(b) はB-B'断面、(c)はC-C'断面での不純物濃度 プロファイルを示している。との実施の形態の場合は、 ボロンイオン16の注入と熱処理によってpn層が形成 されるため、図39(c)に示すように、p型仕切り領 域 1 1の不純物濃度プロファイルは波形となっている。 但し、複数領域に亘って所定位置へボロンイオン16を 注入した後、熱処理を行っているため、深さ方向での不 純物濃度の偏りは生じていない。

【0061】[第6の実施の形態]次に、本発明におけ る超接合MOSFETの第6の実施の形態の製造方法に ついて説明する。図40~図45は、本発明の第6の実 施の形態における縦型超接合MOSFETの製造方法の 工程図である。第6の実施の形態が、第5の実施の形態 と異なるところは、並列pn層部の形成におけるp型仕 切領域11及びn型ドリフト領域12を、ボロンとリン の高エネルギーイオン注入と熱処理で形成している点で ある。したがって、第6の実施の形態では、図41の工 程においてボロンイオン16を注入した後に、図42の 工程においてリンイオン17を注入しており、その他の 工程は第5の実施の形態に示した製造方法と同じであ

[0062]また、図46は、図45における各断面の 40 不純物濃度分布を示し、(a)はA-A'断面、(b) はB-B'断面、(c)はC-C'断面での不純物濃度 プロファイルを示している。すなわち、この実施の形態 の場合は、図21で説明したように、図46(b)のn 型ドリフト領域12の不純物濃度プロファイル及び図4 6 (c)のp型仕切領域11の不純物濃度プロファイル は、ボロンイオン及びリンイオン注入と熱処理によって 形成されるため波形となっているが、何れの場合も、深 さ方向での不純物濃度の偏りは生じていない。尚、pn 接合面は熱拡散が小さいことから、この実施の形態の場 50 MOSFETの素子断面で示した製造方法の工程図であ

18 合でも理想的な接合面に近い。

【0063】図47、図48は、第4~第6の実施の形 態の製造方法によって製造された縦型超接合MOSFE Tの断面斜視図であり、図47は並列pn層が平行構 造、図48は並列pn層が直角構造の超接合MOSFE Tを示す。すなわち、前述の第4の実施の形態~第6の 実施の形態によって製造された縦型超接合MOSFET は、表面に形成されたMOSFETと、p型仕切領域1 1及びn型ドリフト領域12からなる並列pn層との平 面的な位置関係は、図47に示すように平行構造に形成 することもできるし、図48に示すように直角構造に形 成することもできる。図48に示すように、表面MOS FETに対して並列pn層を直角構造に形成することに より、表面MOSFETとの合わせの必要がなくなり、 並列pn層の微細化が一層容易となる。

【0064】図49、図50は、第4~第6の実施の形 態の製造方法によって製造された縦型超接合MOSFE Tで、貼り合せ面を2面とした場合の断面斜視図であ り、図49は並列pn層が平行構造、図50は並列pn 20 層が直角構造の超接合MOSFETを示す。すなわち、 図47、図48に示したMOSFETでは、縦型超接合 MOSFETの表面MOSFETと並列pn層の貼り合 せ面18は1面だけであるが、図49、図50のよう に、貼り合せ面18a、18bを2面設けてもよく、且 つそれぞれの面で平面的に直交していても構わない。素 子の高耐圧化を図る場合には、並列pn層の厚さを厚く しなければならないが、このような貼り合せ法を用いれ は、容易に任意の厚さにすることが可能となる。

【0065】以上述べた実施の形態は本発明を説明する ための一例であり、本発明は、上記の実施の形態に限定 されるものではなく、発明の要旨の範囲で種々の変形が 可能である。例えば、前述の各実施の形態はMOSFE Tの製造方法を例に挙げて述べたが、これに限ることは なく、ショットキーバリアダイオードやFWDやIGB Tやバイボーラトランジスタなどの製造方法においても 本発明が適用できることは勿論である。

[0066]

【発明の効果】以上説明したように、本発明によれば、 並列pn層が受ける熱処理回数を削減することができ て、その特性劣化を防止できると共に、製造工程が簡単 となって、安価に且つ量産性良く製造できる半導体素子 を得ることができるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の実施の形態に係る縦型超接合MOSF ETの部分断面を示す斜視図である。

【図2】本発明の第1の実施の形態における縦型超接合 MOSFETの素子断面で示した製造方法の工程図であ

【図3】本発明の第1の実施の形態における縦型超接合

る。

【図4】本発明の第1の実施の形態における縦型超接合 MOSFETの素子断面で示した製造方法の工程図であ

【図5】本発明の第1の実施の形態における縦型超接合 MOSFETの素子断面で示した製造方法の工程図であ

【図6】本発明の第1の実施の形態における縦型超接合 MOSFETの素子断面で示した製造方法の工程図であ る。

【図7】本発明の第1の実施の形態における縦型超接合 MOSFETの素子断面で示した製造方法の工程図であ る。

【図8】図7における各断面の不純物濃度分布を示し、 (a) はA-A' 断面、(b) はB-B' 断面、(c) はC-C'断面での不純物濃度プロファイルを示す図で ある。

【図9】本発明の第2の実施の形態における縦型超接合 MOSFETの素子断面で示した製造方法の工程図であ

【図10】本発明の第2の実施の形態における縦型超接 合MOSFETの素子断面で示した製造方法の工程図で ある。

【図11】本発明の第2の実施の形態における縦型超接 合MOSFETの素子断面で示した製造方法の工程図で

【図12】本発明の第2の実施の形態における縦型超接 合MOSFETの素子断面で示した製造方法の工程図で ある。

【図13】本発明の第2の実施の形態における縦型超接 30 合MOSFETの素子断面で示した製造方法の工程図で ある。

【図14】図13における各断面の不純物濃度分布を示 し、 (a) はA-A' 断面、(b) はB-B' 断面、

(c)はC-C'断面での不純物濃度プロファイルを示 す図である。

【図15】本発明の第3の実施の形態における縦型超接 合MOSFETの素子断面で示した製造方法の工程図で

【図16】本発明の第3の実施の形態における縦型超接 40 合MOSFETの素子断面で示した製造方法の工程図で ある。

【図17】本発明の第3の実施の形態における縦型超接 合MOSFETの素子断面で示した製造方法の工程図で ある。

【図18】本発明の第3の実施の形態における縦型超接 合MOSFETの素子断面で示した製造方法の工程図で ある。

【図 19】本発明の第3の実施の形態における縦型超接 合MOSFETの素子断面で示した製造方法の工程図で 50 合MOSFETの製造方法の工程図である。

ある。

【図20】本発明の第3の実施の形態における縦型超接 合MOSFETの素子断面で示した製造方法の工程図で

【図21】図20における各断面の不純物濃度分布を示 し、(a)はA-A'断面、(b)はB-B'断面、 (c)はC-C'断面での不純物濃度プロファイルを示 す図である。

【図22】第1~第3の実施の形態の製造方法によって 10 製造された縦型超接合MOSFETの断面斜視図であ り、並列pn層が平行構造のものを示す図である。

【図23】第1~第3の実施の形態の製造方法によって 製造された縦型超接合MOSFETの断面斜視図であ り、並列pn層が直角構造の超接合MOSFETを示す 図である。

【図24】本発明の第4の実施の形態において、縦型超 接合MOSFETの製造方法で表面MOSFETを形成 する手順を示す工程図である。

【図25】本発明の第4の実施の形態において、縦型超 20 接合MOSFETの製造方法で表面MOSFETを形成 する手順を示す工程図である。

【図26】本発明の第4の実施の形態において、縦型超 接合MOSFETの製造方法で表面MOSFETを形成 する手順を示す工程図である。

【図27】図24~図26で形成された表面MOSFE Tを用いて超接合MOSFETを製造する、第4の実施 の形態の製造方法を示す工程図である。

【図28】図24~図26で形成された表面MOSFE Tを用いて超接合MOSFETを製造する、第4の実施 の形態の製造方法を示す工程図である。

【図29】図24~図26で形成された表面MOSFE Tを用いて超接合MOSFETを製造する、第4の実施 の形態の製造方法を示す工程図である。

【図30】図24~図26で形成された表面MOSFE Tを用いて超接合MOSFETを製造する、第4の実施 の形態の製造方法を示す工程図である。

【図31】図24~図26で形成された表面MOSFE Tを用いて超接合MOSFETを製造する、第4の実施 の形態の製造方法を示す工程図である。

【図32】図24~図26で形成された表面MOSFE 丁を用いて超接合MOSFETを製造する、第4の実施 の形態の製造方法を示す工程図である。

【図33】図32における各断面の不純物濃度分布を示 し、(a) はA-A'断面、(b) はB-B'断面、

(c)はC-C'断面での不純物濃度プロファイルを示 す図である。

【図34】本発明の第5の実施の形態における縦型超接 合MOSFETの製造方法の工程図である。

【図35】本発明の第5の実施の形態における縦型超接

【図36】本発明の第5の実施の形態における縦型超接合MOSFETの製造方法の工程図である。

【図37】本発明の第5の実施の形態における縦型超接 合MOSFETの製造方法の工程図である。

【図38】本発明の第5の実施の形態における縦型超接 合MOSFETの製造方法の工程図である。

【図39】図38における各断面の不純物濃度分布を示し、(a)はA-A'断面、(b)はB-B'断面、

(c)はC-C 断面での不純物濃度プロファイルを示す図である。

【図40】本発明の第6の実施の形態における縦型超接合MOSFETの製造方法の工程図である。

【図41】本発明の第6の実施の形態における縦型超接 合MOSFETの製造方法の工程図である。

【図42】本発明の第6の実施の形態における縦型超接 合MOSFETの製造方法の工程図である。

【図43】本発明の第6の実施の形態における縦型超接合MOSFETの製造方法の工程図である。

【図44】本発明の第6の実施の形態における縦型超接 合MOSFETの製造方法の工程図である。

【図45】本発明の第6の実施の形態における縦型超接 合MOSFETの製造方法の工程図である。

【図46】図45における各断面の不純物濃度分布を示し、(a)はA-A、断面、(b)はB-B、断面、

(c)はC-C'断面での不純物濃度プロファイルを示 す図である。

【図47】第4〜第6の実施の形態の製造方法によって 製造された縦型超接合MOSFETの断面斜視図であり、並列pn層が平行構造である場合を示す図である。

【図48】第4~第6の実施の形態の製造方法によって*30

* 製造された縦型超接合MOSFETの断面斜視図であり、並列pn層が直角構造である場合を示す図である。

22

【図49】第4~第6の実施の形態の製造方法によって 製造された縦型超接合MOSFETで、貼り合せ面を2 面とした場合の断面斜視図であり、並列pn層が平行構 造である場合を示す図である。


【図50】第4~第6の実施の形態の製造方法によって 製造された縦型超接合MOSFETで、貼り合せ面を2 面とした場合の断面斜視図であり、並列pn層が直角構 10 造である場合を示す図である。


【図51】従来の縦型MOSFETの部分断面図である。


【図52】従来の別な縦型MOSFETの部分断面図で ある


【符号の説明】


1 n型半導体基体、2、53、63 pベース領域、3 p'コンタクト領域、4、54、64 n'ソース領域、5、56、66 ゲート電極層、6 層間絶縁膜、7 酸化膜、8 レジストマスク、9 エッチング 20 イオン、10 p型エピタキシャル層、11 p型仕切領域、12 n型ドリフト領域、13、51,61 n'ドレイン層、14、58、68 ドレイン電極、15、57、67 ソース電極、16 ボロンイオン、17 リンイオン、18 貼り合せ面、21 n'半導体基体、31 n'低抵抗半導体基体、32 nエピタキシャル成長層、33 n'エピタキシャル成長層、33 n'エピタキシャル成長層、33 n'エピタキシャルの長層、33 n'エピタキシャル層、41、55、65ゲート絶縁膜、42 半導体基体領域、52、62 ドリフト層、62a nドリフト領域、62b pドリフト領域。
















【図51】



【図52】



フロントページの続き

(72) 発明者 岩本 進 .

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(72)発明者 佐藤 髙広

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(72)発明者 上野 勝典

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(72)発明者 国原 健二

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内